Эра Тера
Апрель 21, 2008
“Грядет эра терафлопсов!” - примерно такими заголовками отозвалась пресса на сообщение, что корпорация Intel представила на ежегодной Integrated Solid State Circuits Conference (ISSCC) в Сан-Франциско процессор с производительностью больше триллиона операций с плавающей точкой в секунду.
Первые упоминания об этом исследовательском проекте, который является частью масштабной программы Tera-scale Computing Research, появились еще в сентябре, на прошлогоднем Intel Developer Forum (см. “КТ” #657). Ныне же стали известны подробности. Чип содержит восемьдесят относительно небольших ядер, организованных в массив 8х10. В состав каждого ядра входит пятипортовый маршрутизатор, позволяющий обмениваться пакетами данных с любым другим ядром микросхемы. Общая производительность - 1,28 Тфлопс при тактовой частоте 4 ГГц (или терафлопс при трех гигагерцах). При этом потребляет процессор немногим более шестидесяти ватт: это стало возможным за счет энергосберегающей системы, умеющей отключать все неиспользуемые в данный момент функциональные блоки (вплоть до отдельного порта маршрутизатора).
Чип построен не на привычном x86-базисе: в нем используется 96-разрядная архитектура VLIW (Very Long Instruction Word), знакомая по Itanium. Практических применений этому чуду не предвидится (хотя исследователи на ISSCC и гоняли на нем программу для решения дифференциальных уравнений). Как уверяют в Intel, это всего лишь тестовая площадка для отработки идей по проектированию и производству микросхем с очень большим числом ядер. И когда-нибудь обкатанные здесь технологии появятся и в семействе x86-процессоров компании. Впрочем, как заподозрили некоторые рыночные аналитики, основное предназначение многоядерных конструкций не столько Пентиумы следующих поколений, сколько графические ускорители. Не исключено, что Intel таким образом готовится к новому витку “гонки вооружений” с тандемом AMD-ATI.